• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Eine Halbleitervorrichtung mit Kontaktflecken auf einem Halbleitersubstrat umfasst: eine obere Kupferschicht, die auf der unteren Oberfläche der Kontaktflecken mit einem dazwischen eingefügten Sperrmetall ausgebildet ist und die ein Kupferflächenverhältnis aufweist, das größer als Schichten ist, in denen Schaltungsverdrahtungen ausgebildet sind; und eine untere Kupferschicht, die elektrisch von der oberen Kupferschicht isoliert ist und die näher zu dem Halbleitersubstrat als die obere Kupferschicht ausgebildet ist.
    公开号:DE102004004532A1
    申请号:DE102004004532
    申请日:2004-01-29
    公开日:2004-09-09
    发明作者:Noriaki Oda
    申请人:NEC Electronics Corp；
    IPC主号:H01L21-60
    专利说明:
    [0001] Die vorliegende Erfindung betriffteine Halbleitervorrichtung mit Kontaktflecken für Drahtanschluss und ein Verfahrenzum Herstellen der Halbleitervorrichtung.
    [0002] Beim Bilden von Kontaktflecken über Kupferverdrahtungenin Halbleitervorrichtungen des Standes der Technik, die Kupferverdrahtungenverwenden, sind die Kontaktteile in einigen Fällen an Positionen vorgesehen,die von denen oberhalb der Kupferverdrahtungen verschoben sind (Verweisauf die japanische offengelegte Patentveröffentlichung Nr. 2001-15516,Seiten 4–5, 2).
    [0003] 1 isteine Schnittstrukturansicht, die ein Beispiel der Konstruktion einerHalbleitervorrichtung des Standes der Technik zeigt. Bezugnehmendauf 1 ist eine Mehrzahlvon Kupferkontaktflecken auf Kupferverdrahtungen 700 vorgesehen,die auf einem Halbleitersubstrat 10 ausgebildet sind, wobeieine Aluminiumverdrahtung 730 einer obersten Schicht über einemKupferkontaktfleck 710 der obersten Schicht mit einem dazwischeneingefügtenSperrmetall 720 ausgebildet ist. Der Kontaktteil 735 derAluminiumverdrahtung 730 der obersten Schicht befindetsich an einer Position, die in Bezug zu der Kupferverdrahtung 700 verschobenist. Infolgedessen tritt mechanische Spannung auf, wenn Bonden auf denPassivierungsisolierfilm 740 und den dielektrischen Zwischenebenenfilm 750 ausgeübt wird,die unter dem Kontaktteil 735 liegen. Der Einfluss von mechanischerSpannung auf die Kupferverdrahtung 700 während Bondenkann daher reduziert werden und die Freilegung der Kupferverdrahtungen 700 auf derOberflächekann verhindert werden.
    [0004] Nichtsdestoweniger birgt die obenbeschriebene Halbleitervorrichtung des Standes der Technik mehrereNachteile.
    [0005] Erstens, da dies eine Konstruktionist, in der Kontaktteile an Positionen vorgesehen sind, die in Bezugzu den Kupferverdrahtungen verschoben sind, ist die Fläche derKontaktflecken größer alsfür einenFall, in dem die Kontaktteile unmittelbar über den Kupferverdrahtungenvorgesehen sind, und diese Konstruktion hat daher die Tendenz, dieChipgröße zu vergrößern.
    [0006] Wenn ferner ein Low-k-Film, der eineniedrigere relative Dielektrizitätskonstanteals ein Oxid Film aufweist, unter dem Kontaktteil vorliegt, drückt dieLast einer Nadel währendPrüfungoder Bonden die Kontaktflecken herunter und kann Risse in dem dielektrischenZwischenebenenfilm hervorrufen, der unter den Kontaktflecken liegt,oder kann Abschälungvon Film in den Kontaktflecken verursachen.
    [0007] Die vorliegende Erfindung wurde zumLösen deroben beschriebenen Probleme des Standes der Technik entwickelt undhat als eine Aufgabe die Schaffung einer Halbleitervorrichtung mitverbessertem Widerstand gegen Stöße auf dieKontaktflecken währendPrüfungund Bonden (im folgenden als "Stoßfestigkeit" bezeichnet), undeines Verfahrens zum Herstellen einer solchen Halbleitervorrichtung.
    [0008] Die Halbleitervorrichtung der vorliegenden Erfindungzum Lösender oben beschriebenen Aufgabe umfasst: Kontaktflecken, die aufeinem Halbleitersubstrat ausgebildet sind; eine obere Kupferschicht,die auf der unteren Oberflächedieser Kontaktflecken mit einem dazwischen eingefügten Sperrmetallausgebildet wird; und eine untere Kupferschicht, die näher zu demHalbleitersubstat als die obere Kupferschicht ausgebildet wird;wobei die untere Kupferschicht ein Kupferflächenverhältnis hat, das gleich oderkleiner als das der oberen Kupferschicht ist.
    [0009] Eine andere Halbleitervorrichtungder vorliegenden Erfindung umfasst: Kontaktflecken, die auf einemHalbleitersubstrat ausgebildet sind; eine obere Kupferschicht, dieauf der unteren Oberflächeder Kontaktflecken mit einem dazwischen eingefügten Sperrmetall ausgebildetist; und eine untere Kupferschicht, die näher zu dem Halbleitersubstratals die obere Kupferschicht ausgebildet ist; wobei die obere Kupferschichtelektrisch gegen die untere Kupferschicht isoliert ist, und dasKupferflächenverhältnis deroberen Kupferschicht größer alsdas der Schaltungsverdrahtungsschichten ist, die auf dem Halbleitersubstratausgebildet sind.
    [0010] In jeder oder oben beschriebenenHalbleitervorrichtungen kann das Kupferflächenverhältnis der oberen Kupferschichtmindestens 70% sein.
    [0011] Außerdem können die Flächenabmessungen der Kontaktfleckenund der oberen Kupferschicht im wesentlichen die gleichen sein.
    [0012] Ferner kann die obere Kupferschichtdurch eine Mehrzahl von Kupferschichten gebildet werden. In einemsolchen Fall kann das Kupferflächenverhältnis jederder Kupferschichten der oberen Kupferschicht das gleiche sein. Außerdem kanndie Halbleitervorrichtung weiter einschließen: dielektrische Zwischenebenenfilme,die zwischen jeder der Kupferschichten der oberen Kupferschichtvorgesehen sind; und Durchgangsstecker, die aus Kupfer bestehen undin den dielektrischen Zwischenebenenfilmen eingebettet sind; wobeialle der Kupferschichten der oberen Kupferschicht mittels der Durchgangsstecker verbundensind. Ferner könnendas Kupferschichtmuster der Kupferschicht, die in der obersten Schicht deroberen Kupferschicht angeordnet ist, und die Durchgangsstecker,die mit diesem Kupferschichtmuster verbunden sind, in einem dielektrischenFilm eingebettet sein, der aus einem ersten Material besteht.
    [0013] Das Kupferflächenverhältnis der unteren Kupferschichtkann mindestens 15% und nicht mehr oder 95% betragen.
    [0014] Die untere Kupferschicht kann auseiner Mehrzahl von Kupferschichten bestehen. In einem solchen Fallkann das Kupferflächenverhältnis jeder derKupferschichten der unteren Kupferschicht das gleiche sein. Fernerkönnenaus einem ersten Material bestehende Kupferschichten zwischen jederder Kupferschichten der unteren Kupferschicht eingefügt werden.Jede der Kupferschichten der unteren Kupferschicht kann durch einKupferschichtmuster gebildet werden, das in einem dielektrischenFilm eingebettet ist, der aus einem zweiten Material besteht, daseine niedrigere relative Dielektrizitätskonstante als das erste Materialaufweist. Das zweite Material kann eine weichere Substanz als daserste Material sein. Darüberhinaus könnendie dielektrischen Filme, die aus dem zweiten Material bestehen,einen enthalten von: einem SiOC-Film, einem Siliciumcarbid (SiC)-Film,einem SiOF-Film, einem porösenSiliciumdioxid (SiO2)-Film, einem porösen SiOC-Film, undeinem Leiteroxidfilm mit einem hydrierten Siloxan vom Leitertyp.
    [0015] Ein dielektrischer Film, der auseinem dritten Material besteht, welches eine niedrigere relativeDielektrizitätskonstanteals das erste Material aufweist, kann zwischen jeder der Kupferschichtender unteren Kupferschicht eingefügtwerden. In einem solchen Fall kann das dritte Material eine weichereSubstanz als das erste Material sein. Außerdem können die dielektrischen Filme,die aus dem dritten Material bestehen, einen jeglichen enthaltenvon: einem SiOC-Film, einem Siliciumcarbid (SiC)-Film, einem SiOF-Film,einem porösenSiliciumdioxid (SiO2)-Film, einem porösen SiOC-Film,und einem Leiteroxidfilm mit einem hydrierten Siloxan vom Leitertyp.
    [0016] Das Sperrmaterial kann eines vonTitannitrid (TiN) und Tantalnitrid (TaN) enthalten.
    [0017] Die Halbleitervorrichtung kann fernereinschließen:interne Schaltungen, die auf dem Halbleitersubstrat vorgesehen sind;und Zusatzkupferverdrahtungen, die elektrisch mit den internen Schaltungenverbunden sind; und diese Zusatzkupferverdrahtungen können elektrischmit einem Teil der Kontaktflecken mittels Durchgangslöchern verbundensein.
    [0018] Bei dem Verfahren zum Herstellender Halbleitervorrichtung der vorliegenden Erfindung werden dieobere Kupferschicht und die untere Kupferschicht durch ein Damaszierungsverfahrenausgebildet.
    [0019] Bei einem anderen Verfahren zum Herstellen derHalbleitervorrichtung der vorliegenden Endung werden das Kupferschichtmusterder Kupferschicht, das in der oberen Schicht der oberen Kupferschicht positioniertist, und die Durchgangsstecker, die an dieses Kupfermuster anschließen, durchein doppeltes Damaszierungsverfahren gebildet.
    [0020] Die vorliegende Erfindung, wie siein der vorhergehenden Erklärungbeschrieben ist, nutzt eine der Charakteristiken von Kupfer, d.h., dass Kupfer größere Elastizität als einOxidfilm aufweist, wobei Elastizität die Eigenschaft ist, gegenvon außenangelegte Kraft zurückzuspringen.Mit anderen Worten, die Halbleitervorrichtung der vorliegenden Erfindung hateine Struktur, in der die obere Kupferschicht und die untere Kupferschichtunter den Kontaktflecken als stoßresistente Schichten wirken,die die Übertragungvon Stößen unterdie Kontaktflecken behindern.
    [0021] In Formen der vorliegenden Erfindung,in denen das Kupferflächenverhältnis deroberen Kupferschicht mindestens 70% beträgt, wird der StoßwiderstandwährendPrüfungund Bonden stärkerverbessert.
    [0022] In Formen der vorliegenden Erfindung,in denen die Flächenabmessungender Kontaktflecken und der oberen Kupferschicht im wesentlichendie gleichen sind, kann die Kontaktfläche zwischen den Kontaktfleckenund der oberen Kupferschicht ausreichend gestaltet werden.
    [0023] In Formen der vorliegenden Erfindung,in denen die obere Kupferschicht durch eine Mehrzahl von Kupferschichtengebildet wird, werden Stöße zwischenallen der Kupferschichten verteilt. Außerdem werden Stöße gleichmäßiger inFormen der vorliegenden Erfindung verteilt, in denen die Kupferflächenverhältnissejeder der Kupferschichten der oberen Kupferschicht die gleichensind.
    [0024] In Formen der vorliegenden Erfindung,in denen jede der Kupferschichten der oberen Kupferschicht mittelsDurchgangssteckern verbunden sind, werden Stöße auf die oberste Schichteinfacher auf die anderen Schichten verteilt.
    [0025] In Formen der vorliegenden Endung,in denen der dielektrische Film aus einem ersten Material bestehtund in denen die oberste Schicht der oberen Kupferschicht und dieDurchgangsstecker, die mit dieser obersten Schicht verbunden sind,in einem harten Material eingebettet sind, werden die oberste Schichtund die Durchgangsstecker, die den größten Stoß während Bonden erhalten, gleichmäßig durch einenharten dielektrischen Film abgestützt.
    [0026] Formen der vorliegenden Erfindung,in denen das Kupferflächenverhältnis derunteren Kupferschicht mindestens 15% und nicht mehr als 95% beträgt, ermöglicheneine noch größere Verbesserung imStoßwiderstand.Infolgedessen kann die untere Kupferschicht als eine Schaltungsverdrahtungsschichtmit einem Kupferflächenverhältnis vonmindestens 15% und höchstens95% verwendet werden, und der unter den Kontaktflecken liegendeBereich kann wirksamer genutzt werden.
    [0027] In Formen der vorliegenden Erfindung,in denen die untere Kupferschicht durch eine Mehrzahl von Kupferschichtengebildet wird, werden Stöße, die zuder unteren Kupferschicht befördertwerden, unter allen der Kupferschichten verteilt. Stöße, diezu der unteren Kupferschicht befördertwerden, werden gleichmäßiger verteilt,indem die Kupferflächenverhältnissejeder der Kupferschichten der unteren Kupferschicht gleich gestaltetwerden.
    [0028] In Formen der vorliegenden Erfindung,die dielektrische Filme einschließen, welche aus dem erstenMaterial zwischen jeder der Kupferschichten der unteren Kupferschichtbe stehen, kann die untere Kupferschicht gleichmäßiger durch die dielektrischen Filmeabgestütztwerden.
    [0029] In Formen der vorliegenden Endung,in denen jede der Kupferschichten der unteren Kupferschicht durchein Kupferschichtmuster gebildet wird, das in einem dielektrischenFilm eingebettet ist, der aus einem zweiten Material mit einer niedrigerenrelativen Dielektrizitätskonstanteals das erste Material besteht, kann die Kapazität zwischen den Kupferschichtmusterninnerhalb der selben Kupferschicht reduziert werden.
    [0030] In Formen der vorliegenden Erfindung,in denen dielektrische Filme, die aus einem dritten Material bestehen,welches ein Material mit einer niedrigeren relativen Dielektrizitätskonstanteals das erste Material ist, als die dielektrischen Zwischenebenenfilmeder unteren Kupferschicht verwendet werden, kann die Kapazität zwischeneiner Mehrzahl von Verdrahtungsschichten, die auf der selben Ebenewie die untere Kupferschicht ausgebildet sind, reduziert werden.
    [0031] In Formen der vorliegenden Erfindung,in denen eines von Titannitrid (TiN) und Tantalnitrid (TaN) alsdas Sperrmetall verwendet werden, kann das Sperrmetall die gegenseitigeDiffusion von Aluminium und Kupfer zwischen Schichten verhindern,die überund unter dem Sperrmetall liegen.
    [0032] In Formen der vorliegenden Erfindung,in denen Kontaktflecken mit zusätzlichenZusatzkupferverdrahtungen verbunden sind, kann elektrische Verbindungzwischen Kontaktflecken und internen Schaltungen garantiert werden,selbst wenn Stöße, diewährendBonden auftreten, Risse in der oberen Kupferschicht verursachenund daher fehlerhafte Verbindungen verursachen.
    [0033] Die obigen und andere Aufgaben, Merkmale undVorteile der vorliegenden Erfindung werden aus der folgenden Beschreibungunter Bezugnahme auf die beigefügtenZeichnungen deutlich werden, die Beispiele der vorliegenden Erfindungdarstellen.
    [0034] 1 isteine Schnittstrukturansicht, die ein Beispiel der Konstruktion einerHalbleitervorrichtung des Standes der Technik zeigt.
    [0035] 2A isteine Schnittstrukturansicht, die die Konstruktion eines Bereichszeigt, der einen Kontaktfleck der Halbleitervorrichtung einschließt, welchedas erste Arbeitsbeispiel der vorliegenden Erfindung ist.
    [0036] 2B isteine schematische Ansicht, die ein Beispiel des Dummy-Musters derersten oberen Kupferschicht zeigt.
    [0037] 2C isteine schematische Ansicht, die ein Beispiel des Dummy-Musters derersten unteren Kupferschicht zeigt.
    [0038] 3 isteine Schnittstrukturansicht der Halbleitervorrichtung, die das zweiteArbeitsbeispiel der vorliegenden Erfindung darstellt.
    [0039] 4A isteine Draufsicht der Halbleitervorrichtung, die das dritte Arbeitsbeispielder vorliegenden Erfindung darstellt.
    [0040] 4B isteine Schnittstrukturansicht, die den Teil entlang der Doppelpunkt-Einzelstrich-Linie A-A' in 4A zeigt.
    [0041] 5 isteine Schnittstrukturansicht, die die Konfiguration der Halbleitervorrichtungzeigt, welche das vierte Arbeitsbeispiel der vorliegenden Erfindung darstellt.
    [0042] Die Halbleitervorrichtung der vorliegenden Erfindungist versehen mit: einer oberen Kupferschicht, die unter Kontaktfleckenmit einem dazwischen eingefügtenSperrmetall ausgebildet ist; und einer unteren Kupferschicht, dieelektrisch von dieser oberen Kupferschicht isoliert ist; wobei dieseKupferschichten als stoßresistenteSchichten dienen.
    [0043] 2A isteine Schnittstrukturansicht, die die Konfiguration eines Bereichszeigt, der einen Kontaktfleck der Halbleitervorrichtung enthält, welchedas erste Arbeitsbeispiel der vorliegenden Erfindung darstellt.
    [0044] Nun bezugnehmend auf 2A umfasst die Halbleitervorrichtungdes vorliegenden Arbeitsbeispiels eine obere Kupferschicht 100 zumVerbessern von Stoßwiderstand, wobeidiese obere Kupferschicht 100 unter einem Kontaktfleck 130 ausgebildetist, der einen Metallfilm mit Aluminium (A1) als seine Hauptkomponenteeinschließt,wobei ein Sperrmetall zwischen der oberen Kupferschicht 100 unddem Kontaktfleck 130 eingefügt ist. Das Sperrmetall istvorgesehen, um Reaktion des in dem Kontaktfleck 130 enthaltenenAluminiums mit Elementen zu verhindern, die in der oberen Schichtenthalten sind. Die untere Kupferschicht 100 und der Kontaktfleck 130 habenim wesentlichen identische Flächenabmessungen(was bedeutet, dass die Flächenabmessungenidentisch innerhalb des Bereichs von Herstellungsfehlern sind),und die obere Kupferschicht 100 stützt den Kontaktfleck 130 gleichmäßig vonunten ab.
    [0045] Zum Liefern von zusätzlichemStoßwiderstandist die untere Kupferschicht 200, die elektrisch gegendie obere Kupferschicht 100 isoliert ist, unter der oberenKupferschicht 100 mit einem dazwischen eingefügten Oxidfilm(SiO2-Film) 32 vorgesehen. Der Siliciumdioxid-(SiO2) Film 32 ist ein dielektrischer Film,der härterals ein Low-k-Film ist. Die Einfügung diesesSiO2-Films zwischen der oberen Kupferschicht 100 undder unteren Kupferschicht 200 verhindert Einbeulung aufgrundvon Kraft, die während Bondenangelegt wird.
    [0046] Die obere Kupferschicht 100 bestehtaus einer ersten oberen Kupferschicht 110 und einer zweitenoberen Kupferschicht 120, und die erste obere Kupferschicht 110 unddie zweite obere Kupferschicht 120 sind elektrisch über Durchgangsstecker 140 verbunden,die hauptsächlichaus Kupfer bestehen. Die obere Kupferschicht 100 ist deshalbeine zweischichtige Struktur, wodurch Stöße, die auf den Kontaktfleck 130 ausgeübt werden,zwischen jeder der Schichten verteilt werden, und eine Verbesserungim Stoßwiderstanderhalten wird. Die Anzahl von Kupferschichten, die als obere Kupferschicht 100 ausgebildetwerden, kann drei oder mehr betragen.
    [0047] Da die zweite obere Kupferschicht 120 und dieDurchgangsstecker 140 das meiste der Kraft empfangen, diewährendBonden ausgeübtwird, wird vorzugsweise ein dielektrischer Film (SiO2-Film),der härterals ein Low-k-Film ist, als der aus einem ersten Material bestehendedielektrische Film verwendet, in dem diese Bestandteile begraben sind.In dem vorliegenden Arbeitsbeispiel werden die zweite obere Kupferschicht 120 undDurchgangsstecker 140 jeweils in Siliciumdioxid (SiO2)-Filmen 42 bzw. 44 begraben, wobeidiese Filme 42 und 44 aus dem ersten Material bestehen.Die Siliciumdioxid (SiO2)-Filme 42 und 44 sindhart, und die zweite obere Kupferschicht 120 und die Durchgangsstecker 140 werdendeshalb gleichmäßig durchdiese Siliciumdioxid (SiO2)-Filme 42 und 44 abgestützt.
    [0048] Die untere Kupferschicht 200 bestehtaus zwei Schichten, der ersten unteren Kupferschicht 210 undder zweiten unteren Kupferschicht 220, und die erste untereKupferschicht 210 und die zweite untere Kupferschicht 220 sinddurch einen Siliciumdioxid (SiO2)-Film 22 isoliert.Die Verwendung einer Mehrzahl von Kupferschichten für die untereKupferschicht 200 liefert die gleichen Auswirkungen wiein der oberen Kupferschicht 110, die oben beschrieben wordenist.
    [0049] Der geschichtete dielektrische Film 14,der aus einem Leiteroxidfilm und einem Siliciumdioxid (SiO2)-Film besteht, wird zwischen den Kupferschichtmusternder ersten unteren Kupferschicht 210 eingefügt. DerLeiteroxidfilm ist in diesem Fall L-Ox (ein Warenzeichen der NECElectronics Corporation (jetzt im Anmeldungsverfahren)), welchesein Low-k-Film mit einem hydrierten Siloxan vom Leitertyp ist. Dergeschichtete dielektrische Film 24, der aus einem L-Ox-Filmund einem Siliciumdioxid (SiO2)-Film besteht,ist in ähnlicherWeise zwischen die Kupferschichtmuster in der zweiten unteren Kupferschicht 220 eingefügt. Ausbildunggeschichteter dielektrischer Filme 14 und 24 ausdielektrischen Filmen (L-Ox-Filmen), die aus einem zweiten Material bestehen,welches eine niedrigere relative Dielektrizitätskonstante als das erste Materialhat, senkt die Kapazitätzwischen Verdrahtungen der Kupferverdrahtungen, die auf der selbenEbene wie die untere Kupferschicht 200 ausgebildet sind.
    [0050] Obwohl nicht in 2A gezeigt, sind zusätzlich zu Bereichen, die dieoben beschriebenen Kontaktflecken enthalten, auf dem Halbleitersubstrat 10 auchinterne Schaltungen vorgesehen, die Halbleiterelemente wie zum BeispielTransistoren, Widerständeund Kondensatoren und die Schaltungsverdrahtungen zum Vernetzendieser Halbleiterele mente einschließen. Die Schaltungsverdrahtungensind aus leitenden Schichten wie zum Beispiel Kupferschichten, dieauf der selben Schicht wie eine der oberen Kupferschicht 100 undder unteren Kupferschicht 200, Diffusionsschichten, dieauf dem Halbleitersubstrat 10 ausgebildet sind, und Polysiliciumgebildet, in das Störstellendiffundiert sind. Verbindungen zwischen dem Kontaktfleck 130 undinternen Schaltungen werden zum Beispiel mittels der oberen Kupferschicht 100 realisiert.
    [0051] Als nächstes sollen die Planarmusterder oberen Kupferschicht 100 und der unteren Kupferschicht 200 erklärt werden.Die Muster der oberen Kupferschicht 100 und der unterenKupferschicht 200 werden in der folgenden Erklärung als "Dummy-Muster" basierend auf derBetrachtungsweise bezeichnet, dass die obere Kupferschicht 100 unddie untere Kupferschicht 200, anstatt die Verdrahtungeninterner Schaltungen zu bilden, als Dummy-Schichten zum Verteilenvon auf den Kontaktfleck 130 ausgeübten Stößen wirken.
    [0052] 2B isteine schematische Ansicht, die ein Beispiel eines Dummy-Musters(Panarmusters) der ersten oberen Kupferschicht 110 zeigt,wobei die Schnittstruktur entlang der Doppelpunkt-Einzelstrich-LinieA-A' in 2A, gezeigt ist. Das Dummy-Musterder zweiten oberen Kupferschicht 120 ist identisch mitdem der ersten oberen Kupferschicht 110 und eine Erklärung istdaher hier weggelassen worden.
    [0053] Wie in 2B gezeigtist, sind rechteckig geformte Muster einer Mehrzahl von geschichtetendielektrischen Filmen 34 in dem Dummy-Muster der erstenoberen Kupferschicht 110 so verstreut, dass die gesamteFlächendichtevon Kupfer einheitlich ist. Das Kupferflächenverhältnis ist der Anteil der Fläche, diedurch Kupfer besetzt ist (kupferbesetztes Flächenverhältnis), und Stoßwiderstandverbessert sich bei Erhöhungdieses Verhältnisses.In diesem Fall wird das Kupferflächenverhältnis desDummy-Musters größer alsdas der Kupferschicht gestaltet, in der die Schaltungsverdrahtungenausgebildet sind, um den Stoßwiderstandzu erhöhen.Basierend auf bis heute erhaltenen Versuchsergebnissen beträgt das Kupferflächenverhältnis einesDummy-Musters vorzugsweise mindestens 70%. Außerdem ist das Kupferflächenverhältnis einesDummy-Mus ters vorzugsweise nicht größer als 95%, um tellerförmige VertiefungwährendCMP-(chemisch-mechanischerPolierung) Verarbeitung der Kupferschicht zu verhindern.
    [0054] 2C isteine schematische Ansicht, die ein Beispiel eines Dummy-Musters(Planarmusters) der ersten unteren Kupferschicht 210 zeigt,wobei die Schnittstruktur entlang der Doppelpunkt-Einzelstrich-LinieB-B' in 2A gezeigt ist. Das Dummy-Mustereiner zweiten unteren Kupferschicht 220 ist identisch mitdem der ersten unteren Kupferschicht 210 und eine Erklärung diesesDummy-Musters wurde daher hier weggelassen.
    [0055] Wie in 2C gezeigtist, sind kreuzförmige Mustereiner Mehrzahl geschichteter dielektrischer Filme 14 indem Dummy-Muster der ersten unteren Kupferschicht 210 soverstreut, dass die gesamte Kupferflächendichte einheitlich ist.Das Kupferflächenverhältnis derersten unteren Kupferschicht 210 beträgt vorzugsweise mindestens15% zum Verbessern von Stoßwiderstand,und weiter vorzugsweise nicht mehr als 95% aus den selben Gründen, diebezüglichder oberen Kupferschicht 100 angeführt sind.
    [0056] Da die untere Kupferschicht 200 wenigermechanischer Spannung währendBonden ausgesetzt wird, als die obere Kupferschicht 100,ist das Kupferflächenverhältnis derunteren Kupferschicht 200 vorzugsweise gleich oder kleinerals das der oberen Kupferschicht 100.
    [0057] Außerdem ist das Dummy-Musterder unteren Kupferschicht 200 elektrisch von der oberenKupferschicht 100 isoliert, und dieses Dummy-Muster kanndeshalb als ein Muster fürSchaltungsverdrahtungen verwendet werden. Verwendung der unteren Kupferschicht 200 alseine Schaltungsverdrahtungsschicht auf diese Weise ermöglicht diewirksame Nutzung des Bereichs unter dem Kontaktfleck 130.Das Kupferflächenverhältnis derunteren Kupferschicht 200 ist in diesem Fall jedoch kleinerals das Kupferflächenverhältnis deroberen Kupferschicht 100.
    [0058] Ferner sind die erste untere Kupferschicht 210 unddie zweite untere Kupferschicht 220 elektrisch durch einendielektrischen Zwischenebenenfilm isoliert, aber diese Schichtenkönnenauch elektrisch durch Durchgangsstecker verbunden werden.
    [0059] Es soll als nächstes das Verfahren zum Herstellender Halbleitervorrichtung des oben beschriebenen Arbeitsbeispielsunter Bezugnahme auf 2A beschriebenwerden. Die folgende Erklärung befasstsich nur mit den Verfahrensweisen zum Herstellen von Elementen zurVerbesserung von Stoßwiderstandder Kontaktflecken, wobei diese Elemente das kennzeichnende Merkmalder Halbleitervorrichtung des vorliegenden Arbeitsbeispiels sindund eine detaillierte Erklärungbezüglichder Schaltungsverdrahtungen, die auf der selben Ebene wie jede der alseine Stoßwiderstandsschichtwirkenden Kupferschichten ausgebildet werden, ist daher weggelassenworden.
    [0060] Halbleiterelemente wie zum BeispielTransistoren, Widerständeund Kondensatoren (nicht in der Figur gezeigt) werden auf dem Halbleitersubstrat 10 ausgebildet,ein Siliciumdioxid (SiO2)-Film 12 wird über diesenElementen durch ein CVD-Verfahren bis zu einer Dicke von 300–500 nmals ein dielektrischer Zwischenebenenfilm ausgebildet, wonach weiterein SiCN-Stopperfilm 13 bis zu einer Dicke von 30–50 nm alsein Film zum Verhindern von Ätzenausgebildet wird (im Folgenden als ein "Ätzstopfilm" bezeichnet). Alsnächsteswird ein L-Ox-Film bis zu einer Dicke von 300–500 nm über dem SiCN-Stopperfilm 13 durcheine Aufbringung und einen Sinterprozess ausgebildet, und ein Siliciumdioxid(SiO2)-Film wird bis zu einer Dicke von100–200nm überdiesem L-Ox-Film zum Bilden des geschichteten dielektrischen Films 14 aufgewachsen,der aus dem L-Ox-Film und Siliciumdioxid (SiO2)-Filmbesteht. Eine Resiststruktur wird als nächstes auf dem geschichtetendielektrischen Film 14 mittels eines Photolithographieverfahrensausgebildet, wonach Ätzen unterVerwendung der Resiststruktur als eine Maske durchgeführt wird,um ein vorgegebenes Dummy-Muster und Verdrahtungsgräben zumBilden von Schaltungsverdrahtungen (nicht in der Figur gezeigt) aufdem geschichteten dielektrischen Film 14 auszubilden. DieResiststruktur wird dann entfernt.
    [0061] Als nächstes werden ein Sperrmetallmit einer Dicke von 30–50nm und eine Impfschicht mit einer Dicke von 50–200 nm nacheinander auf demgeschichteten dielektrischen Film 14 ausgebildet, in der dasDummy-Muster und die Verdrahtungsgräben ausgebildet wurden, undeine Kupferschicht mit einer Dicke von 500–1000 nm wird zusätzlich über diesen Schichtenmittels eines Elektroplattierungsverfahrens ausgebildet. Nach Verwendungeines CMP-Prozesses zum Schleifen des Kupferfilms, bis die obere Oberfläche desgeschichteten dielektrischen Films 14 frei liegt, wirdein SiCN-Kappenfilm 15 mit einer Dicke von 30–50 nm alsein Film zum Verhindern der Diffusion von Kupfer gebildet. Die ersteKupferschicht 210 mit dem in 2C gezeigtenDummy-Muster wirdauf diese Weise fertiggestellt.
    [0062] Nach Ausbildung der ersten unterenKupferschicht 210 wird ein Siliciumdioxid (SiO2)-Film 22 mit einerDicke von 300–500nm überder ersten unteren Kupferschicht 210 gebildet, und diezweite untere Kupferschicht 220 wird durch die gleicheVerfahrensweise wie der oben beschriebene Herstellungsprozess derersten unteren Kupferschicht 210 gebildet.
    [0063] Ein Siliciumdioxid (SiO2)-Film 32 miteiner Dicke von 300–500nm und ein SiCN-Stopperfilm 33 mit einerDicke von 30–50nm werden als nächstes über derzweiten unteren Kupferschicht 220 ausgebildet. Der geschichtetedielektrische Film 34, der aus einem L-Ox-Film mit einerDicke von 300–500nm und einem Siliciumdioxid (SiO2)-Film mit einer Dickevon 100–200nm besteht, wird dann gebildet. Eine Resiststruktur wird als nächstes aufdem geschichteten dielektrischen Film 34 mittels einesPhotolithographieverfahrens ausgebildet, wonach ein vorgegebenes Dummy-Musterund Verdrahtungsgräbenzum Bilden von Schaltungsverdrahtungen, die nicht in der Figur gezeigtsind, auf dem geschichteten dielektrischen Film 34 durchein Ätzverfahrenausgebildet werden. Die Resiststruktur wird dann entfernt.
    [0064] Ein Spermetall mit einer Dicke von30–50 nm,eine Impfschicht mit einer Dicke von 50–100 nm und ein Kupferfilmmit einer Dicke von 600–1000nm werden als nächstesnacheinander auf dem geschichteten dielektrischen Film 34 ausgebildet,auf dem das Dummy-Muster und die Verdrahtungsgräben ausgebildet wurden. DerKupferfilm wird als nächstesdurch ein CMP-Verfahren geschliffen, bis die obere Oberfläche desgeschichteten dielektrischen Films 34 freigelegt ist, wonachein SiCN-Kappenfilm 35 mit einer Dicke von 30–50 nm ausgebildet wird.Auf diese Weise wird die erste obere Kupferschicht 110 mitdem in 2B gezeigtenDummy-Muster gebildet.
    [0065] Ein Siliciumdioxid (SiO2)-Film 42 miteiner Dicke von 300–500nm, ein SiCN-Stopperfilm 43 mit einer Dicke von 50–70 nm,und ein Siliciumdioxid (SiO2)-Film 44 miteiner Dicke von 300–500nm werden als nächstesnacheinander überder ersten oberen Kupferschicht 110 aufgewachsen. EineResiststruktur zum Bilden von Durchgangssteckern 140 wirdals nächstesauf dem Siliciumdioxid (SiO2)-Film 44 mittelseines Photolithographieverfahrens ausgebildet, und Ätzen wirdunter Verwendung dieser Resiststruktur als eine Maske durchgeführt, bisder SiCN-Kappenfilm 35 zum Bilden der Durchgangsteile freigelegtist, wonach die Resiststruktur entfernt wird. Eine Resiststrukturzum Bilden der zweiten oberen Kupferschicht 120 wird dannauf dem Siliciumdioxid (SiO2)-Film 44 durchein Photolithographieverfahren gebildet und Ätzen wird unter Verwendungder Resiststruktur als eine Maske zum Bilden des in 2B gezeigten Dummy-Musters auf dem Siliciumdioxid (SiO2)-Film 44 durchgeführt. Dannwird nach Entfernung der Resiststruktur der SiCN-Kappenfilm 35,der die Bodenflächeder Durchgängedarstellt, durch Ätzenentfernt.
    [0066] Ein Sperrmetall mit einer Dicke von30–50 nm,eine Impfschicht mit einer Dicke von 50–100 nm, und ein Kupferfilmmit einer Dicke von 600–1000nm werden als nächstensaufeinanderfolgend ausgebildet. Der Kupferfilm wird dann durch einenCMP-Prozess geschliffen, bis die obere Oberfläche des Siliciumdioxid (SiO2)-Films 44 freigelegt ist, wonachein SiCN-Kappenfilm 45 bis zu einer Dicke von 30–50 nm ausgebildetwird. Auf diese Weise wird die zweite obere Kupferschicht 120 mitdem in 2B gezeigtenDummy-Muster ausgebildet.
    [0067] Ein Siliciumdioxid (SiO2)-Film 52 miteiner Dicke von 300–500nm wird als nächstesauf dem SiCN-Kappenfilm 45 ausgebildet, und eine Resiststrukturzum Bilden von Öff nungenzur Verbindung der zweiten oberen Kupferschicht 120 unddes Kontaktflecks 130 wird durch ein Photolithographieverfahrenauf dem Siliciumdioxidfilm 52 ausgebildet. Der Siliciumdioxid(SiO2)-Film 52 und der darunterliegende SiCN-Kappenfilm 45 werden als nächstes unter Verwendungder Resiststruktur als eine Maske zum Bilden von Öffnungengeätzt.Dann wird nach Entfernung der Resiststruktur ein Titannitrid (TiN)-Film 54 miteiner Dicke von 100–200nm, wobei dieser Film ein Sperrmetall ist, ein Al-Cu-Film (in demdas Verhältnisvon Aluminium zu Kupfer 99,5% zu 0,5% beträgt) mit einer Dicke von 800–1000 nm,und ein Titannitrid (TiN)-Film 64 mit einer Dicke von 50–100 nm,wobei dieser Film ein Antireflexbelag ist, nacheinander unter Verwendungeines Sputterverfahrens gebildet.
    [0068] Eine Resiststruktur zum Bilden desKontaktflecks 130 wird dann auf dem Titannitrid (TiN)-Film64 durch ein Photolithographieverfahren gebildet, wonach der Titannitrid(TiN)-Film 64 und der darunter liegende Al-Cu-Film (in dem das Verhältnis vonAluminium zu Kupfer 99,5% zu 0,5% beträgt) und der Titannitrid (TiN)-Film 54 Ätzen unterVerwendung dieser Resiststruktur als eine Maske ausgesetzt werden.Der Al-Cu(0,5%) Film, der durch dieses Ätzen zurückgelassen wird, wird zum Kontaktfleck 130.Die Resiststruktur wird nach Ausbildung des Kontaktflecks 130 entfernt.Ein Siliciumdioxid (SiO2)-Film 62 wirdals nächstesbis zu einer Dicke von 100–200nm so ausgebildet, um den TiN-Film 64 auf dem Kontaktfleck 130 zubedecken, wonach ein Polyimidfilm 66 weiter bis zu einerDicke von 800–1000nm auf dem Siliciumdioxid (SiO2)-Film 62 ausgebildetwird.
    [0069] Schließlich wird eine Resiststrukturzum Ausbilden von Öffnungenzum Freilegen eines vorgegebenen Teils des Kontaktflecks 130 (desTeils, in dem Bonden vorgenommen wird) auf dem Polyimidfilm 66 durchein Photolithographieverfahren ausgebildet, und unter Verwendungdieser Resiststruktur als eine Maske werden der Polyimidfilm 66 undder darunter liegende Siliciumdioxid (SiO2)-Film 62 und Titannitrid(TiN)-Film 64 geätzt,um den Kontaktfleck 130 freizulegen. Die Halbleitervorrichtungder in 2A gezeigtenKonstruktion wird auf diese Weise erhalten.
    [0070] In Übereinstimmung mit der Halbleitervorrichtungdes hier vorhergehend beschriebenen, vorliegenden Arbeitsbeispiels,wird eine Kupferschicht mit größerer Elastizität als einOxidfilm (wobei Elastizitätdie Eigenschaft ist, durch die Kraft, die von außen angewendet wird, zurückgestoßen wird)unter dem Kontaktfleck 130 mit einem dazwischen eingefügten Sperrmetallausgebildet, wodurch eine Konstruktion erhalten wird, die Kraftzurückstößt, welche durcheine Nadel währendPrüfungund Bonden ausgeübtwird, und die die Übertragungvon Stößen unterden Kontaktfleck 130 behindert. Der Stoßwiderstand dieser Halbleitervorrichtungwurd dadurch verbessert, und Flecken werden nicht beschädigt, selbst wenneine Prüfungsnadelauf den Kontaktfleck gesetzt wird.
    [0071] Außerdem ermöglicht das Vorsehen einer Kupferschichtunter dem Kontaktfleck 130 geeignete Übertragung von Ultraschallwellenzu einem Golddraht und Kontaktfleck 130 zum Dwchführen voneutektischem Bonden des Golddrahts und Kontaktflecks 130 während Bonden,ohne durch einen Low-k-Film wie zum Beispiel einen L-Ox-Film absorbiertzu werden. Infolgedessen wird die enge Haftung zwischen Golddrähten undKontaktflecken verstärkt unddie Drahtzugfestigkeit wird erhöht.
    [0072] Außerdem stellt die tatsächlicheMetallfilmdicke des Kontaktfleckteils die Gesamtdicke der Aluminium-und der Kupferschicht unter dem Kontaktfleck dar, wodurch die Härte gegenPrüfungund Bonden weiter erhöhtwird. Infolgedessen kann die in der Nähe des darunter liegenden L-Ox-Filmsausgeübte Lastreduziert werden und das Auftreten von Rissen in dem dielektrischenZwischenebenenfilm kann verhindert werden.
    [0073] In der Konstruktion des oben beschriebenen erstenArbeitsbeispiels wird die Verbindung der Kontaktflecken und internenSchaltungen mittels der oberen Kupferschicht realisiert, es istjedoch auch eine Konstruktion möglich,in der die Kontaktflecken mit Zusatzkupferverdrahtungen verbundenwerden, die mit den internen Schaltungen verbunden sind. Die nächste Erklärung betriffteine Halbleitervorrichtung, in der dieser Typ von VerbindungsstrukturAnwendung findet.
    [0074] 3 isteine Schnittstrukturansicht der Halbleitervorrichtung, die das zweiteArbeitsbeispiel der vorliegenden Erfindung darstellt. Wie in 3 gezeigt ist, wird in derHalbleitervorrichtung dieses Arbeitsbeispiels eine Zusatzkupferverdrahtung 125,die mit internen Schaltungen verbunden ist, auf der selben Ebenewie die zweite obere Kupferschicht 120 ausgebildet. DieZusatzkupferverdrahtung 125 und der Kontaktfleck 130 werdenelektrisch mittels eines Durchgangslochs 150 verbunden.Die Konstruktion ist ansonsten grundlegend die gleiche wie die Konstruktiondes oben beschriebenen ersten Arbeitsbeispiels.
    [0075] Die Erklärung betrifft als nächstes dasVerfahren zur Herstellung der Halbleitervorrichtung des vorliegendenArbeitsbeispiels. Die folgende Erklärung ist nur auf diejenigenTeile begrenzt, die dieses Arbeitsbeispiel kennzeichnen, und einedetaillierte ErklärungbezüglichSchritten, die ähnlichden Schritten im ersten Arbeitsbeispiel sind, wird weggelassen.
    [0076] Die Halbleitervorrichtung wird durchdie gleichen Verfahrensweisen wie in dem ersten Arbeitsbeispielbis zur Ausbildung der ersten oberen Kupferschicht 110 hergestellt.Nach Ausbildung der ersten oberen Kupferschicht 110 werdenGräbenzum Ausbilden von Zusatzkupferverdrahtungen 125 in dem Siliciumdioxid-Film 44 gebildet,der in 2A gezeigt ist,und die Zusatzkupferverdrahtungen 125 werden beim Ausbildender zweiten oberen Kupferschicht 120 gebildet. Dann wirdbeim Ausbilden einer Resiststruktur auf dem Siliciumdioxid (SiO2)-Film 52 zum Liefern von Öffnungenzum Verbinden der zweiten oberen Kupferschicht 120 unddes Kontaktflecks 130 ein Muster in diese Resiststrukturzum Bilden von Durchgangslöchern 150 eingeschlossen,um die Zusatzkupferverdrahtungen 125 und Kontaktflecken 130 zuverbinden. Der Titannitrid (TiN)-Film 54, die Kontaktflecken 130,Titannitrid (TiN)-Film 63, Siliciumdioxid (SiO2)-Film 62 undPolyimidfilm 66 werden nacheinander durch die gleichenVerfahrensweisen wie im ersten Arbeitsbeispiel gebildet.
    [0077] Die Halbleitervorrichtung des vorliegenden Arbeitsbeispielsweist die folgenden Auswirkungen zusätzlich zu den Auswirkungenauf, die in dem ersten Arbeitsbeispiel beschrieben wurden. WennRisse in der zweiten oberen Kupferschicht 120 aufgrund vonStößen aufdie Kontaktflecken währendPrüfung undBonden auftreten, wird erwartet, dass diese elektrische Leitungzwischen der zweiten oberen Kupferschicht 120 und den internenSchaltungen in der Konstruktion des ersten Arbeitsbeispiels nichtgarantiert werden kann. In dem vorliegenden Arbeitsbeispiel kanndie elektrische Leitung zwischen dem Kontaktfleck 130 undden internen Schaltungen mittels Durchgangslöchern 150 und Zusatzkupferverdrahtungen 125 jedochselbst dann garantiert werden, wenn solche Risse auftreten.
    [0078] Ferner müssen in dem vorliegenden Arbeitsbeispieldie obere Kupferschicht 100 und interne Schaltungen nichtverbunden werden, da die Kontaktflecken 130 mit den internenSchaltungen mittels der Zusatzkupferverdrahtungen 125 verbundensind.
    [0079] Obwohl die Zusatzkupferverdrahtungen 125 aufder selben Ebene wie die zweite obere Kupferschicht 120 inder vorhergehenden Erklärungausgebildet werden, ist die" vorliegendeErfindung darüber hinausnicht auf diese Form begrenzt, und die Zusatzkupferverdrahtungen 125 können auchauf der selben Ebene wie andere Leitungsschichten wie zum Beispieldie erste obere Kupferschicht 110 ausgebildet werden.
    [0080] Eine Mehrzahl von Kontaktfleckenkann in der Konstruktion des oben beschriebenen zweiten Arbeitsbeispielsangeordnet werden. Die Erklärung betriffthier eine Halbleitervorrichtung, in der dieser Typ von KonstruktionAnwendung findet.
    [0081] 4A isteine Draufsicht der Halbleitervorrichtung, die das dritte Arbeitsbeispielder vorliegenden Erfindung darstellt, und 4 ist eine Schnittansicht der Strukturentlang der Doppelpunkt-Einzelstrich-Linie A-A' in 4A.In diesen Figuren, 4A und 4B werden der Titannitrid(TiN)-Film 64, Siliciumdioxid (SiO2)-Film 62 undPo lyimidfilm 66, die in 2A gezeigtwurden, auf Kontaktflecken 130 ausgebildet, aber dieseKonstruktion ist hier aus Gründenvon Zweckdienlichkeit weggelassen worden.
    [0082] Wie in 4A gezeigtist, stellt die Halbleitervorrichtung des vorliegenden Arbeitsbeispielseine Konstruktion dar, in der äußere Flecken 132,die Kontaktflecken nahe zu einem Ritzrahmen 600 sind, und innereFlecken 134, die Kontaktflecken näher zur Mitte des Chips alsdie äußeren Flecken 132 sind,entlang verschiedener Linien ausgerichtet sind. Die Schnittkonfigurationeines Bereichs, der beide dieser äußeren Flecken 132 undinneren Flecken 134 einschließt, stellt die in 4B gezeigte Konstruktion dar,die als nächstesbeschrieben ist.
    [0083] Zuerst werden untere Kupferverdrahtungen 212 für Schaltungsverdrahtungenauf der selben Ebene wie die erste untere Kupferschicht 210 ausgebildet.Zweite untere Kupferverdrahtungen 222 für Schaltungsverdrahtungen werdenauf der selben Ebene wie die zweite untere Kupferschicht 220 ausgebildet.Zweite obere Kupferverdrahtungen 122 für Schaltungsverdrahtungen werdenauf der selben Ebene wie die zweite obere Kupferschicht 120 ausgebildet.
    [0084] Die zweite obere Kupferschicht 120,die erste obere Kupferschicht 110, die zweite untere Kupferschicht 220 unddie erste untere Kupferschicht 210 werden als Stoßwiderstandsschichtenunter den äußeren Flecken 132 gebildet.Die äußeren Flecken 132 werdenmit den ersten unteren Kupferverdrahtungen 212 und zweitenunteren Kupferverdrahtungen 222 mittels Zusatzkupferverdrahtungen 125 und Durchgangssteckern 140 verbunden.
    [0085] Die zweite obere Kupferschicht 120 unddie erste obere Kupferschicht 110 werden unter den innerenFlecken 134 als Stoßwiderstandsschichten ausgebildet.Die inneren Flecken 134 werden mit den zweiten oberen Kupferverdrahtungen 122 verbunden,die die Zusatzkupferverdrahtungen bilden.
    [0086] Die zweite untere Kupferschicht 220 unddie erste untere Kupferschicht 210 können auch unter den innerenFlecken 134 vorgesehen werden. In diesem Fall ist die zweiteuntere Kupferschicht 220 vorgesehen, um Kurzschlüsse zwischenbenachbarten zweiten unteren Kupferverdrahtungen 222 zuverhindern. Die erste untere Kupferschicht 210 hat diegleiche Konstruktion.
    [0087] In der Halbleitervorrichtung desvorliegenden Arbeitsbeispiels kann, wie bei dem zweiten Arbeitsbeispiel,elektrische Leitung zwischen Kontaktflecken und internen Schaltungenmittels der Zusatzkupferverdrahtungen 125 für die äußeren Flecken 132 und innerenFlecken 134 selbst dann garantiert werden, wenn Risse inden Kontaktflecken aufgrund von Stößen auf die KontaktfleckenwährendPrüfungund Bonden auftreten, wodurch keine geeignete elektrische Leitungzwischen der zweiten oberen Kupferschicht 120 und den Kontaktfleckenerhalten werden kann.
    [0088] In jedem der oben beschriebenen Arbeitsbeispielekann ein SiOC-Film, der den dritten dielektrischen Film darstellt,welcher ein Material einer niedrigeren relativen Dielektrizitätskonstanteals das erste Material einschließt, anstelle eines Siliciumdioxid (SiO2)-Filmsals der dielektrische Zwischenebenenfilm der unteren Kupferschichtverwendet werden. Es soll nun ein Beispiel gegeben werden, in demdieser Typ von Konstruktion in der Halbleitervorrichtung angewendetwird, die in 3 gezeigtist.
    [0089] 5 isteine Schnittstrukturansicht, die die Konstruktion der Halbleitervorrichtungzeigt, welche das vierte Arbeitsbeispiel der vorliegenden Erfindung darstellt.In der Halbleitervorrichtung des vorliegenden Arbeitsbeispiels sinddie Kupferflächenverhältnisseder oberen Kupferschicht und der unteren Kupferschicht im wesentlichengleich. Die obere Kupferschicht und der obere Teil der oberen Kupferschicht sindwie in 2B gezeigt.
    [0090] Wie in 5 gezeigtist, besteht die untere Kupferschicht aus vier Schichten: einerersten unteren Kupferschicht 410, zweiten unteren Kupferschicht 412,dritten unteren Kupferschicht 414, und vierten unterenKupferschicht 416. Diese vier Schichten werden durch Mustergebildet, die ähnlichdem Dummy-Muster der ersten oberen Kupferschicht 110 sind,das in 2B gezeigt wurde.
    [0091] Der geschichtete dielektrische Film 310 wird inder ersten unteren Kupferschicht 410 eingefügt, dergeschichtete dielektrische Film 314 wird in der zweitenunteren Kupferschicht 412 eingefügt, der geschichtete dielektrischeFilm 318 wird in der dritten unteren Kupferschicht 414 eingefügt, undder geschichtete dielektrische Film 322 wird in der vierten unterenKupferschicht 416 eingefügt. Die geschichteten dielektrischenFilme 310, 314, 318 und 322 bestehenalle aus L-Ox-Filmen und Siliciumdioxid (SiO2)-Filmen.
    [0092] Der SiOC-Film 312 wird zwischender ersten unteren Kupferschicht 410 und der zweiten unteren Kupferschicht 412 eingefügt, derSiOC-Film 316 wird zwischen der zweiten unteren Kupferschicht 412 und derdritten unteren Kupferschicht 414 eingefügt, und derSiOC-Film 320 wird zwischen der dritten unteren Kupferschicht 414 undder vierten unteren Kupferschicht 416 eingefügt. DieSiOC-Filme 312, 316 und 320 sind dielektrischeZwischenebenenfilme.
    [0093] In Übereinstimmung mit der Halbleitervorrichtungdes vorliegenden Arbeitsbeispiels sind die Kupferflächenverhältnissejeder der oberen Kupferschicht und der unteren Kupferschicht imwesentlichen gleich, und die Kupferflächenverhältnisse jeder der Kupferschichten,die die obere Kupferschicht und die untere Kupferschicht bilden,sind auch im wesentlichen gleich. Diese Konstruktion bietet einegleichmäßigere Verteilungvon Stößen undermöglichtgrößere Verbesserungim Stoßwiderstand.
    [0094] Da die SiOC-Filme 312, 316 und 320 Low-k-Filmesind, kann außerdemdie Kapazitätzwischen Verdrahtungsschichten reduziert werden, wenn Verdrahtungsschichtenauf der gleichen Ebene wie mindestens zwei Kupferschichten der vierKupferschichten ausge bildet werden, d. h. der ersten unteren Kupferschicht 410,zweiten unteren Kupferschicht 412, dritten unteren Kupferschicht 414 und viertenunteren Kupferschicht 416.
    [0095] Obwohl die geschichteten dielektrischenFilme 310, 314, 318, 322 und 326 indem vorliegenden Arbeitsbeispiel aus L-Ox-Filmen und Siliciumdioxidfilmenbestehen, könnendiese Filme auch durch SiOC-Filme gebildet werden.
    [0096] Die Erklärung betrifft als nächstes dieUntersuchungsergebnisse der Zugfestigkeit von Kontaktdrähten nachBonden, d. h. die Ergebnisse eines Drahtzugtests, wobei diese Ergebnissedie Ergebnisse eines Vergleichs der vorhergehend beschriebenen Halbleitervorrichtungdes Standes der Technik und jeder der Halbleitervorrichtungen mitden Konstruktionen der oben beschriebenen ersten bis vierten Arbeitsbeispielesind.
    [0097] In einem Drahtzugtest werden Kontaktdrähte nachoben gezogen und Verbindungen werden als defekt beurteilt, wennein Draht zerreißt,eine Perle wie zum Beispiel Gold oder Lot, oder ein Kontaktfleck untereiner Kraft von weniger als 4 gf abgeschält wird. In der Halbleitervorrichtungdes Standes der Technik, die in 1 gezeigtwurde, betrugt der Fehleranteil ungefähr 10%, wenn der dielektrischeZwischenebenenfilm 750 ein Siliciumdioxid (SiO2)-Filmwar, und der Fehleranteil betrug ungefähr 20%, wenn der dielektrischeZwischenebenenfilm 750 ein SiOC-Film war. Im Gegensatzdazu betrug der Fehleranteil für alledes ersten bis vierten Arbeitsbeispiels 0%.
    [0098] Die Konstruktionen des oben beschriebenen erstenbis vierten Arbeitsbeispiels und Herstellungsverfahren sind nurBeispiele der vorliegenden Erfindung, und die vorliegende Erfindungkann wie erforderlich innerhalb des Bereichs abgewandelt werden, dernicht vom Kern der Erfindung abweicht. Zum Beispiel können dieobere Kupferschicht 100 und die untere Kupferschicht 200 durcheine andere Mehrzahl von Schichten als zwei Schichten oder vierSchichten gebildet werden. Wenn die Kupferschicht eine Mehrzahlvon Schichten darstellt, das heißt die Anzahl des oberen Kupfersn ist, wird die n-te Kupferschicht (wobei n eine natürliche Zahlgleich oder größer als2 ist), die die oberste Schicht in einer Konstruktion ist, vorzugsweiseunter dem Gesichtspunkt einer Verbes serung des Stoßwiderstandsangenommen, wobei mindestens die n-te Kupferschicht und die Durchgangssteckerin einem dielektrischen Film eingebettet sind, der aus dem erstenMaterial besteht.
    [0099] Außerdem kann jede der oberenKupferschicht 100 und der unteren Kupferschicht 200 auch eineeinzelne Schicht sein. In einem solchen Fall kann eine der oberenKupferschicht 100 und unteren Kupferschicht 200 auchals eine Schaltungsverdrahtungsschicht dienen.
    [0100] Wenn die obere Kupferschicht 100 unddie untere Kupferschicht 200 Dummy-Schichten sind, sinddie Dummy-Muster dieser Schichten nicht auf die Formen begrenzt,die in den 2A und 2C gezeigt sind, und andereMuster könnenanwendet werden, so dass die Flächendichtevon Kupfer ungefähr einheitlichist.
    [0101] Obwohl die Ausbildung von Durchgangssteckern 140 undder zweiten oberen Kupferschicht 120 durch ein doppeltesDamaszierungsverfahren realisiert wurde, kann außerdem auch ein einfaches Damaszierungsverfahren(auch einfach als "einDamaszierungsverfahren" bezeichnet)verwendet werden. Wenn ein Damaszierungsverfahren verwendet wird, werdenDurchgangsstecker 140 und die zweite obere Kupferschicht 120 getrenntausgebildet.
    [0102] Obwohl ein Siliciumdioxid (SiO2)-Film als der dielektrische Film mit einemersten Material verwendet wurde, können stattdessen andere dielektrische Filmeverwendet werden.
    [0103] Wenn der dielektrische Film, derein erstes Material aufweist, ein Siliciumdioxidfilm ist, wurdeein Fall beschrieben, in dem der dielektrische Film mit einem zweitenMaterial ein L-Ox-Film war, und der dielektrische Film mit einemdritten Material ein SiOC-Filmwar, es könnenjedoch andere dielektrische Filme als die dielektrischen Filme mitdem zweiten und dritten Material verwendet werden. Zum Beispiel können diedielektrischen Filme mit dem zweiten und dritten Material Filmesein, die mindestens einen Low-k-Film einschließen, wie zum Beispiel: ein L-Ox-Film,ein SiOC-Film, ein Siliciumcarbid (SiC)-Film, ein SiOF-Film, einporöserSiliciumdioxid (SiO2)-Film, und ein poröser SiOC-Film.
    [0104] Obwohl ein SiCN-Film als der Ätzstopfilm undFilm zum Verhindern von Kupferdiffusion verwendet wurde, kann einSiC-Film oder ein SiN-Film stattdessen verwendet werden. Ein SiON-Filmkann auch als der Ätzstopfilmverwendet werden. Beim Auswähleneines Ätzstopfilmsund eines Films zur Verhinderung von Kupferdiffusion aus den Filmen, diehier vorgeschlagen sind, könnenMaterialien durch Vergleich beispielsweise der Dielektrizitätskonstantenund der Ätzselektivität ausgewählt werden, welchedas Verhältnisder Ätzratendes Ätzstopfilms oderdes Films zum Verhindern von Kupferdiffusion und des zu ätzendenFilms darstellt, und anschließendesAuswählen,so dass Musterverarbeitung vereinfacht wird, und darüber hinausderart, dass die Kapazitätzwischen Verdrahtungen gesenkt wird.
    [0105] Anstelle des dielektrischen Filmsmit einem ersten Material wie zum Beispiel dem Siliciumdioxid (SiO2)-Film 44, der in der zweiten oberenKupferschicht 120 eingefügt ist, kann ein Film vorgesehen werden,der einen Low-k-Film enthält,welcher weicher als ein Siliciumdioxidfilm ist, wie zum Beispiel einL-Ox-Film oder ein SiOC-Film. Auch in diesem Fall kann der StoßwiderstandwährendBonden gegenübereiner Halbleitervorrichtung des Standes der Technik verbessert werden.
    [0106] Außerdem kann ein Tantalnitrid(TaN)-Film anstelle des Titannitrid (TiN)-Films für das Sperrmetallverwendet werden, dass zwischen den Kontaktflecken 130 vorgesehenist. In jedem Fall kann die Diffusion von Aluminium und Kupfer verhindertwerden.
    [0107] Ferner können jede der Kupferschichten,die die obere Kupferschicht 100 und untere Kupferschicht 200 bilden,und die Durchgangsstecker Materialien darstellen, die geringfügige Mengenanderer Elemente wie zum Beispiel Silicium und Aluminium enthalten.
    [0108] Der vorliegenden Erfindung zufolge,wie sie oben beschrieben ist, werden Kupferschichten, die eine größere Elastizität als Oxidfilmeaufweisen (wobei Elastizitätdie Eigenschaft ist, durch die von außen angewendete Kraft zurückgestoßen wird),unter Kontaktflecken mit einem dazwischen eingefügten Sperrmetall gebildet,wodurch eine Konstruktion erhalten wird, die Kraft zurückstößt, welchedurch eine Nadel währendPrüfungund Bonden ausgeübtwird, und die die Übertragungvon Stößen zu Bereichen unterKontaktflecken behindert. Infolgedessen wird der Stoßwiderstandverbessert, und eine Beschädigungan den Flecken beim Setzen einer Prüfnadel auf einen Kontaktfleckkann verhindert werden.
    [0109] Außerdem ermöglicht das Vorsehen von Kupferschichtenunter Kontaktflecken eine geeignete Übertragung der Ultraschallwellenzu Golddrähten undKontaktflecken zum Verursachen von eutektischem Bonden zwischenden Golddrähtenund Kontaktflecken währendBonden, ohne durch Low-k-Filme wie zum Beispiel L-Ox-Filme absorbiertzu werden. Infolgedessen wird die enge Haftung zwischen Golddrähten undKontaktflecken verstärktund die Drahtzugfestigkeit wird erhöht.
    [0110] Da schließlich die tatsächlicheMetallfilmdicke der Kontaktfleckteile die Summe der Filmdicken vonAluminium und der Kupferschicht unter den Kontaktflecken darstellt,kann eine Vorrichtung mit größerer Härte gegenPrüfungund Bonden erhalten werden, und infolgedessen wird die Last reduziert,die in der Nähedes darunter liegenden L-Ox-Filmsausgeübtwird, und das Auftreten von Rissen in den dielektrischen Zwischenebenenfilmenkann verhindert werden.
    [0111] Währendbevorzugte Ausführungsformen dervorliegenden Erfindung unter Verwendung spezieller Ausdrücke beschriebenwurden, ist eine solche Beschreibung nur zu Darstellungszweckenvorgesehen, und es soll verstanden werden, dass Änderungen und Abwandlungenvorgenommen werden können,ohne vom Geist oder Umfang der folgenden Patenansprüche abzuweichen.
    权利要求:
    Claims (41)
    [1] Halbleitervorrichtung, umfassend: Kontaktflecken,die auf einem Halbleitersubstrat ausgebildet sind; eine obereKupferschicht, die auf der unteren Oberfläche der Kontaktflecken miteinem dazwischen eingefügtenSperrmetall ausgebildet sind; und eine untere Kupferschicht,die näherzu dem Halbleitersubstrat als die obere Kupferschicht ausgebildet ist; wobeieine Kupferflächeder unteren Kupferschicht unter den Kontaktflecken gleich oder kleinerals die der oberen Kupferschicht ist.
    [2] Halbleitervorrichtung nach Anspruch 1, bei der dieuntere Kupferschicht elektrisch von der oberen Kupferschicht isoliertist.
    [3] Halbleitervorrichtung nach Anspruch 1, bei der dasKupferflächenverhältnis deroberen Kupferschicht größer alsdas der anderen Kupferschichten ist, die als Schaltungsverdrahtungenauf dem Halbleitersubstrat ausgebildet sind.
    [4] Halbleitervorrichtung nach Anspruch 1, bei der dasKupferflächenverhältnis deroberen Kupferschicht mindestens 70% beträgt.
    [5] Halbleitervorrichtung nach Anspruch 1, bei der dieFlächenabmessungender Kontaktflecken und der oberen Kupferschicht im wesentlichengleich sind.
    [6] Halbleitervorrichtung nach Anspruch 1, bei der dieobere Kupferschicht durch eine Mehrzahl von Kupferschichten gebildetwird.
    [7] Halbleitervorrichtung nach Anspruch 6, bei der dieKupferflächenverhältnissejeder Kupferschicht der oberen Kupferschicht im wesentlichen diegleichen sind.
    [8] Halbleitervorrichtung nach Anspruch 6, die weiterumfasst: dielektrische Zwischenebenenfilme, die zwischen jederder Kupferschichten der oberen Kupferschicht vorgesehen sind; und Durchgangsstecker,die aus Kupfer bestehen und in den dielektrischen Zwischenebenenfilmeneingebettet sind; wobei alle der Kupferschichten der oberenKupferschicht mittels der Durchgangsstecker verbunden sind.
    [9] Halbleitervorrichtung nach Anspruch 8, bei der dasKupferschichtmuster der Kupferschicht, die am weitesten oben inder oberen Kupferschicht angeordnet ist, und die mit dem Kupferschichtmusterverbundenen Durchgangsstecker in einem dielektrischen Film eingebettetsind, der aus einem ersten Material besteht.
    [10] Halbleitervorrichtung nach Anspruch 1, bei der dasKupferflächenverhältnis derunteren Kupferschicht mindestens 15% und nicht mehr als 95% beträgt.
    [11] Halbleitervorrichtung nach Anspruch 1, bei der dieuntere Kupferschicht durch eine Mehrzahl von Kupferschichten gebildetwird.
    [12] Halbleitervorrichtung nach Anspruch 11, bei derdas Kupferflächenverhältnis jederder Kupferschichten der unteren Kupferschicht gleich ist.
    [13] Halbleitervorrichtung nach Anspruch 11, bei derdielektrische Filme, die aus einem ersten Material bestehen, zwischenjeder der Kupferschichten der unteren Kupferschicht eingefügt sind.
    [14] Halbleitervorrichtung nach Anspruch 13, bei deralle der Kupferschichten der unteren Kupferschicht durch ein Kupfermustergebildet werden, das in einem dielektrischen Film eingebettet ist,welcher aus einem zweiten Material mit einer niedrigeren relativenDielektrizitätskonstanteals das erste Material besteht.
    [15] Halbleitervorrichtung nach Anspruch 14, bei derdas zweite Material weicher als das erste Material ist.
    [16] Halbleitervorrichtung nach Anspruch 14, bei derein aus dem zweiten Material bestehender dielektrischer Film einenenthältvon: einem SiOC-Film, einem Siliciumcarbid (SiC)-Film, einem SiOF-Film,einem porösenSiliciumdioxid (SiO2)-Film, einem porösen SiOC-Film,und einem Leiteroxidfilm mit einem hydrierten Siloxan vom Leitertyp.
    [17] Halbleiterovrrichtung nach Anspruch 13, bei deraus einem dritten Material bestehende dielektrische Filme mit einerniedrigeren relativen Dielektrizitätskonstante als das erste Materialzwischen jeder der Kupferschichten der unteren Kupferschicht eingefügt sind.
    [18] Halbleitervorrichtung nach Anspruch 17, bei derdas dritte Material weicher als das erste Material ist.
    [19] Halbleitervorrichtung nach Anspruch 17, bei derein aus dem dritten Material bestehender dielektrischer Film einenenthältvon: einem SiOC-Film, einem Siliciumcarbid (SiC)-Film, einem SiOF-Film,einem porösenSiliciumdioxid (SiO2)-Film, einem porösen SiOC-Film,und einem Leiteroxidfilm mit einem hydrierten Siloxan vom Leitertyp.
    [20] Halbleitervorrichtung, umfassend: Kontaktflecken,die auf einem Halbleitersubstrat vorgesehen sind; eine obereKupferschicht, die auf der unteren Oberfläche der Kontaktflecken miteinem dazwischen eingefügtenSpermetall ausgebildet wird; und eine untere Kupferschicht,die näherzu dem Halbleitersubstrat als die obere Kupferschicht ausgebildet ist; wobeidie obere Kupferschicht elektrisch von der unteren Kupferschichtisoliert ist, und das Kupferflächenverhältnis deroberen Kupferschicht größer als dasder ande ren Kupferschichten ist, die als Schaltungsverdrahtungenauf dem Halbleitersubstrat ausgebildet sind.
    [21] Halbleitervorrichtung nach Anspruch 20, bei derdas Kupferflächenverhältnis deroberen Kupferschicht mindestens 70% beträgt.
    [22] Halbleitervorrichtung nach Anspruch 20, bei derdie Flächenabmessungender Kontaktflecken und der oberen Kupferschicht im wesentlichendie gleichen sind.
    [23] Halbleitervorrichtung nach Anspruch 20, bei derdie obere Kupferschicht durch eine Mehrzahl von Kupferschichtengebildet wird.
    [24] Halbleitervorrichtung nach Anspruch 20, bei derdie Kupferflächenverhältnissejeder der Kupferschichten der oberen Kupferschicht die gleichen sind.
    [25] Halbleitervorrichtung nach Anspruch 23, die ferneraufweist: dielektrische Zwischenebenenfilme, die zwischen jederder Kupferschichten der oberen Kupferschicht vorgesehen sind; und Durchgangsstecker,die aus Kupfer bestehen und in den dielektrischen Zwischenebenenfilmeneingebettet sind; wobei jede der Kupferschichten der oberenKupferschicht mittels der Durchgangsstecker verbunden ist.
    [26] Halbleitervorrichtung nach Anspruch 25, bei derein Kupferschichtmuster der Kupferschicht, die am weitesten obenin der oberen Kupferschicht positioniert ist, und Durchgangsstecker,die mit diesem Kupferschichtmuster verbunden sind, in einem dielektrischenFilm eingebettet sind, der aus einem ersten Material besteht.
    [27] Halbleitervorrichtung nach Anspruch 20, bei derdas Kupferflächenverhältnis derunteren Kupferschicht mindestens 15% und nicht mehr als 95% beträgt.
    [28] Halbleitervorrichtung nach Anspruch 20, bei derdie untere Kupferschicht durch eine Mehrzahl von Kupferschichtengebildet wird.
    [29] Halbleitervorrichtung nach Anspruch 28, bei derdie Kupferflächenverhältnissejeder der Kupferschichten der unteren Kupferschicht die gleichen sind.
    [30] Halbleitervorrichtung nach Anspruch 28, bei derdielektrische Filme, die aus einem ersten Material bestehen, zwischenjeder der Kupferschichten der unteren Kupferschicht eingefügt sind.
    [31] Halbleitervorrichtung nach Anspruch 30, bei derjede der Kupferschichten der unteren Kupferschicht durch ein Kupfermustergebildet wird, das in einem dielektrischen Film eingebettet ist,der aus einem zweiten Material mit einer niedrigeren relativen Dielektrizitätskonstanteals das erste Material besteht.
    [32] Halbleitervorrichtung nach Anspruch 31, bei derdas zweite Material weicher als das erste Material ist.
    [33] Halbleitervorrichtung nach Anspruch 31, bei deraus dem zweiten Material bestehende dielektrische Filme einen enthaltenvon: einem SiOC-Film, einem Siliciumcarbid (SiC)-Film, einem SiOF-Film,einem porösenSiliciumdioxid (SiO2)-Film, einem porösen SiOC-Film,und einem Leiteroxidfilm mit einem hydrierten Siloxan vom Leitertyp.
    [34] Halbleitervorrichtung nach Anspruch 30, bei derdielektrische Filme, die aus einem dritten Material mit einer niedrigerenrelativen Dielektrizitätskonstanteals das erste Material bestehen, zwischen jeder der Kupferschichtender unteren Kupferschicht eingefügtsind.
    [35] Halbleitervorrichtung nach Anspruch 34, bei derdas dritte Material weicher als das erste Material ist.
    [36] Halbleitervorrichtung nach Anspruch 34, bei derdie aus dem dritten Material bestehenden dielektrischen Filme einenenthalten von: einem SiOC-Film, einem Siliciumcarbid (SiC)-Film,einem SiOF-Film, einem porösenSiliciumdioxid (SiO2)-Film, einem porösen SiOC-Film,und einem Leiteroxidfilm mit einem hydrierten Siloxan vom Leitertyp.
    [37] Halbleitervorrichtung nach Anspruch 20, bei derdas Spermetall Titannitrid (TiN) oder Tantalnitrid (TaN) enthält.
    [38] Halbleitervorrichtung nach Anspruch 20, die ferneraufweist: interne Schaltungen, die auf dem Halbleitersubstrat vorgesehensind; und Zusatzkupferverdrahtungen, die elektrisch mit deninternen Schaltungen verbunden sind; wobei die Zusatzkupferverdrahtungenelektrisch mit einem Teil der Kontaktflecken mittels Durchgangslöchern verbundensind.
    [39] Verfahren zum Herstellen der in Anspruch 1 beschriebenenHalbleitervorrichtung, bei dem die obere Kupferschicht und die untereKupferschicht durch ein Damaszierungsverfahren gebildet werden.
    [40] Verfahren zum Herstellen der in Anspruch 9 beschriebenenHalbleitervorrichtung, bei dem ein Kupferschichtmuster der Kupferschicht,die am weitesten oben in der oberen Kupferschicht positioniert ist,und mit diesem Kupferschichtmuster verbundene Durchgangssteckerdurch ein doppeltes Damaszierungsverfahren gebildet werden.
    [41] Verfahren zum Herstellen der in Anspruch 26 beschriebenenHalbleitervorrichtung, bei dem ein Kupferschichtmuster der Kupferschicht,die am weitesten oben in der oberen Kupferschicht angeordnet ist,und Durchgangsstecker, die mit diesem Kupferschichtmuster verbundensind, durch ein doppeltes Damaszierungsverfahren gebildet werden.
    类似技术:
    公开号 | 公开日 | 专利标题
    US9837365B2|2017-12-05|Semiconductor device
    US9087754B2|2015-07-21|Structures and methods for improving solder bump connections in semiconductor devices
    TWI453879B|2014-09-21|積體電路結構
    US8426252B2|2013-04-23|Wafer level package having a stress relief spacer and manufacturing method thereof
    TWI479601B|2015-04-01|用於形成一穿透一半導體裝置結構之導電連通之方法，用於製造一半導體裝置結構之方法，半導體裝置結構及電子裝置
    US7271013B2|2007-09-18|Semiconductor device having a bond pad and method therefor
    US6803302B2|2004-10-12|Method for forming a semiconductor device having a mechanically robust pad interface
    CN100517668C|2009-07-22|接合垫结构
    US7026721B2|2006-04-11|Method of improving copper pad adhesion
    EP1737037B1|2012-07-25|Schaltungselement und Verfahren zu dessen Herstellung
    US7745931B2|2010-06-29|Semiconductor device and manufacturing method thereof
    US6451681B1|2002-09-17|Method of forming copper interconnection utilizing aluminum capping film
    CN100559565C|2009-11-11|半导体器件及其制造方法
    US8592988B2|2013-11-26|Semiconductor device
    US7361993B2|2008-04-22|Terminal pad structures and methods of fabricating same
    US6864583B2|2005-03-08|Wiring structure of semiconductor device
    US6867070B2|2005-03-15|Bonding pad structure of a semiconductor device and method for manufacturing the same
    US10522391B2|2019-12-31|Method and apparatus for back end of line semiconductor device processing
    TWI389226B|2013-03-11|當允許信號傳導時提供互連墊之結構的支撐之方法及裝置
    KR101133625B1|2012-04-10|반도체 장치용 패드 구조
    KR100979080B1|2010-08-31|와이어 본드 패드를 가진 반도체 소자 및 그 제조 방법
    US8456008B2|2013-06-04|Structure and process for the formation of TSVs
    US7964494B2|2011-06-21|Integrated connection arrangements
    KR100918129B1|2009-09-17|본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법
    US6998335B2|2006-02-14|Structure and method for fabricating a bond pad structure
    同族专利:
    公开号 | 公开日
    CN1519923A|2004-08-11|
    CN1309070C|2007-04-04|
    JP4170103B2|2008-10-22|
    US20040150112A1|2004-08-05|
    JP2004235416A|2004-08-19|
    US20080088023A1|2008-04-17|
    US20080290516A1|2008-11-27|
    US7397125B2|2008-07-08|
    DE102004004532B4|2007-11-08|
    US7714449B2|2010-05-11|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2004-09-09| OP8| Request for examination as to paragraph 44 patent law|
    2008-05-08| 8364| No opposition during term of opposition|
    2012-08-28| R082| Change of representative|Representative=s name: GLAWE DELFS MOLL - PARTNERSCHAFT VON PATENT- U, DE |
    2012-10-18| R081| Change of applicant/patentee|Owner name: RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, JP Free format text: FORMER OWNER: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP Effective date: 20120828 Owner name: RENESAS ELECTRONICS CORPORATION, JP Free format text: FORMER OWNER: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP Effective date: 20120828 Owner name: RENESAS ELECTRONICS CORPORATION, JP Free format text: FORMER OWNER: NEC ELECTRONICS CORP., KAWASAKI, JP Effective date: 20120828 |
    2012-10-18| R082| Change of representative|Representative=s name: GLAWE DELFS MOLL PARTNERSCHAFT MBB VON PATENT-, DE Effective date: 20120828 Representative=s name: GLAWE DELFS MOLL - PARTNERSCHAFT VON PATENT- U, DE Effective date: 20120828 |
    2017-12-19| R082| Change of representative|Representative=s name: GLAWE DELFS MOLL PARTNERSCHAFT MBB VON PATENT-, DE |
    2017-12-19| R081| Change of applicant/patentee|Owner name: RENESAS ELECTRONICS CORPORATION, JP Free format text: FORMER OWNER: RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, KANAGAWA, JP |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]